Größere Wafer, mehr Chips
Der Sprung von 200 auf 300 Millimeter Durchmesser macht’s möglich: Aus einem Wafer lassen sich bald mehr als doppelt so viele Chips fertigen wie bislang.
Grund zur Freude und Ärgernis zugleich: Der rasante Preisverfall in der Halbleiterbranche um jährlich etwa 30 Prozent beschert dem Verbraucher immer leistungsfähigere Rechner zu sinkenden Preisen, doch dafür ist das soeben erstandene Gerät beim Verlassen des Ladens -überspitzt formuliert -ur noch die Hälfte wert. Diese Dynamik macht auch den Chipherstellern zu schaffen. Denn um Gewinne trotz fallender Margen pro Chip einzufahren, müssen sie die Produktivität ihrer Fabriken in gleichem Maße steigern. Eine Möglichkeit, deutlich mehr Chips bei insgesamt eher geringerem Zeit- und Kostenaufwand zu fertigen, bietet die Vergrößerung der Wafer.
Der derzeit übliche Durchmesser von 200 Millimetern ist seit etwa 1992 etabliert, heute arbeiten etwa 35 Prozent der Chipfabriken mit diesem Standard. Jetzt steht der Sprung auf die 300-Millimeter-Marke bevor. Die nutzbare Fläche solcher pizzagroßen Siliciumscheiben und damit die Zahl der daraus produzierbaren Schaltkreise wäre mehr als doppelt so groß. Trotz kostspieligerer Geräte und Prozesse dürfte der einzelne Chip deshalb erheblich billiger werden.
Die Unternehmen Siemens und Motorola arbeiten in dem Joint Venture SEMICONDUCTOR300 an der Entwicklung der entsprechenden Fertigungstechniken. Das Bundesministerium für Bildung und Forschung unterstützt die Verbundprojekte "Prozesse und Geräte für die 300 mm-Technologie" und "300+" – es spricht vieles dafür, daß bei der Entwicklung der neuen Fertigungstechnologie diesmal nicht die USA oder Japan, sondern europäische Unternehmen den Reigen anführen werden.
Grundlegende Arbeit leistet der Forschungsverbund "300+" unter Führung der Wacker Siltronic AG: Er versucht, mit etablierten Techniken wie dem sogenannten Czochralski-Verfahren die großen Wafer zu fertigen. Bei dieser "Tiegel-Zieh-Technik" taucht man einen kleinen Einkristall, den Impfling, in eine Silicium-Schmelze. Dessen Spitze schmilzt ein, und während der Kristall nun rotiert und langsam nach oben gezogen wird, lagern sich Silicium-Atome aus der Schmelze in diesem Übergangsbereich an – der Einkristall wächst. Hat er die gewünschte Größe erreicht, sägt man ihn in die Wafer genannten Scheiben. Nach weiteren Schleif-, Ätz-, Polier- und Reinigungsschritten ist der 0,775 Millimeter dicke Wafer zur Bearbeitung bereit.
Im Detail bedarf es freilich einiger Modifikationen. So verdreifacht sich das Volumen der kom-pakten Einkristalle durch die Vergrößerung des Durchmessers um 100 Millimeter. Damit wächst nicht nur die zu handhabende Masse auf bis zu 300 Kilogramm, es ändern sich auch Parameter, die das Kristallwachstum beeinflussen: also radiale und axiale Temperaturgradienten, konvektive Wärmeströme oder Wärmestrahlung und -leitung. Das macht es nicht leichter, lokale Defekte im Kristallgitter gering zu halten. Um für den nächsten Schritt bei der Miniaturisierung der Strukturen bereits zu sein, ist es aber gerade wichtig, die Perfektion der Kristallstruktur noch deutlich zu erhöhen.
Auch die Weiterverarbeitung der großen Siliciumscheiben in der Chipfabrik erfordert neue Konzepte, etwa für Wafer-Handhabung und -Transport, für die Automatisierung aller Prozesse, die Reinraumtechnik und vieles mehr. Allein mit der Adaption gängiger Verfahren ist es nicht getan. Beispielsweise passen derzeit 25 Wafer in eine Kassette, in der sie von Fertigungsstation zu Fertigungsstation gelangen. Bei der neuen Größe und trotzdem gleicher Anzahl ergäbe sich ein Gesamtgewicht der Behälter von etwa acht Kilogramm. Das läßt sich in der Serienproduktion nicht mehr per Hand, sondern am besten maschinell bewältigen. Moderne Konzepte sehen deshalb eine Automatisierung des Transports in sogenannten SMIF-Boxen vor (standard mechanical interface, Spektrum der Wissenschaft, Oktober 1994, S. 108). Diese Behältnisse dienen zudem als Reinräume hoher Güte.
Angesichts höherer Kosten für den einzelnen Wafer will man auch den Ausschuß weiter reduzieren. Bislang ist es üblich, einen Wafer je Charge für die Qualitätssicherung zu nutzen: Er wird auf Fehler der Bearbeitung geprüft, um rechtzeitig steuernd in den Prozeß eingreifen zu können. Diese Kontrolle erfolgt heute teilweise optisch, beispielsweise durch Vermessen von Strukturen unter dem Mikroskop, mitunter aber auch durch sukzessiven Abtrag der aufgebrachten Schichten und anschließender Prüfung der freigelegten Oberfläche. Die Nachteile liegen auf der Hand: Eventuellen Prozeßmängeln läßt sich nicht unmittelbar beim Auftreten, sondern erst mit zeitlicher Verzögerung gegensteuern, die Test-Wafer sind verloren.
Der Bereich Bauelementetechnologie des Fraunhofer-Instituts für Integrierte Schaltungen IIS in Erlangen entwickelt deshalb Meßverfahren, die in die 300-Millimeter-Fertigung integrierbar sind, also bei laufender Produktion arbeiten.
Um Schichtdicken zu messen, werden vor allem optische Verfahren eingesetzt, die zum Beispiel Interferenzen oder Änderungen der Polarisation reflektierten Lichts auswerten. Mit der sogenannten Röntgenphotoelektronenspektroskopie (XPS, X-Ray Photoelectron Spectroscopy) ermitteln die Forscher unter Leitung von Lothar Pfitzner Verschmutzungen der Oberflächen: Durch den Einfang von Röntgenphotonen werden Elektronen frei, aus deren Energiespektrum man dann auf vorhandene Elemente und Bindungszustände schließen kann.
Ende 2000 soll die Entwicklung der neuen Fertigungstechnologie soweit sein, daß die ersten Fabriken für 300-Millimeter-Wafer im Jahr darauf in Betrieb gehen können. Die derzeitige Standardgröße wird es noch eine Weile geben, vor allem neue Fabriken werden aber von vornherein für die größeren Durchmesser ausgerüstet. n
Aus: Spektrum der Wissenschaft 7 / 1999, Seite 88
© Spektrum der Wissenschaft Verlagsgesellschaft mbH
Schreiben Sie uns!
Beitrag schreiben